電子設(shè)計(jì)自動(dòng)化領(lǐng)域領(lǐng)先的供應(yīng)商 Cadence,與諸位分享Cadence Allegro、Sigrity等產(chǎn)品最新的科技成果和進(jìn)展,并向電子設(shè)計(jì)工程師展示Cadence獨(dú)有的PCB和封裝設(shè)計(jì)解決方案?！吧?jí)到Allegro17.2-2016的10大理由”系列繼續(xù)推出,歡迎共同探討~~今天帶來(lái)的是“升級(jí)到Allegro 17.2-2016的10大理由之4:行業(yè)領(lǐng)先的背鉆能力”。 ...

繼續(xù)閱讀>>

SPICE是一種用于電路描述與仿真的語(yǔ)言,英文全稱Simulation program with integrated circuit emphasis。作為UC Berkeley在1969至1970年間成功開(kāi)發(fā)的一個(gè)經(jīng)典項(xiàng)目(通用電路模擬仿真軟件),首先應(yīng)用在本科和研究生課程教學(xué)當(dāng)中,得到廣大師生和工程師的青睞,后來(lái)快速發(fā)展為工業(yè)界電路仿真的標(biāo)準(zhǔn)規(guī)范。 SPICE的成功得益于UC...

繼續(xù)閱讀>>

Allegro輸出背鉆文件操作步驟 前言 隨著PCB上信號(hào)速率越來(lái)越高,一些單板上的高速信號(hào)需要做背鉆處理,下面詳細(xì)介紹allegro軟件輸出背鉆文件的操作步驟。 1首先挑出需要背鉆的信號(hào)網(wǎng)絡(luò),給這些網(wǎng)絡(luò)定義最大的STUB長(zhǎng)度。 2 接下來(lái)進(jìn)行背鉆設(shè)置。 3背鉆方式分兩鐘,一種是Bottom開(kāi)始背鉆,另外一種是Top開(kāi)始背...

繼續(xù)閱讀>>

IEEE802.3標(biāo)準(zhǔn)有個(gè)框架,框架里分不同的子層(sublayer),每個(gè)子層各司其職,上下子層之間進(jìn)行溝通協(xié)作,彼此間有溝通的方式,最后達(dá)到上下貫通、完成信息傳遞。就好比是一棟辦公樓,頂樓分配給總裁,次高層給高管……,一樓分配給一線員工?？偛孟逻_(dá)目標(biāo),高管負(fù)責(zé)制定總的執(zhí)行方針,層層往下傳達(dá),每一層又各司其職,對(duì)上層下達(dá)的...

繼續(xù)閱讀>>

上周我們把MAC到PHY、PHY到PHY這兩個(gè)子層之間的通信框架拎出來(lái),把它們放在一個(gè)框圖下,如下圖所示: 圖1 MAC與PHY框架 今天來(lái)講講這個(gè)PHY的內(nèi)部、及其內(nèi)部各個(gè)模塊間的接口協(xié)議。PHY它包含了多個(gè)功能模塊,功能模塊的多少會(huì)因需要的不同而有所增減,比如: 只有10GBase-R、40GBase-R、100GBase-R的PCS需要FEC; 40GBase...

繼續(xù)閱讀>>

電子設(shè)計(jì)自動(dòng)化領(lǐng)域領(lǐng)先的供應(yīng)商 Cadence,與諸位分享Cadence Allegro、Sigrity等產(chǎn)品最新的科技成果和進(jìn)展,并向電子設(shè)計(jì)工程師展示Cadence獨(dú)有的PCB和封裝設(shè)計(jì)解決方案。下面給您帶來(lái)“升級(jí)到Allegro 17.2-2016的10大理由”系列文章。 升級(jí)到Allegro 17.2-2016的10大理由 Cadence Allegro 17.2-2016是過(guò)去十...

繼續(xù)閱讀>>