Cadence:升級(jí)到Allegro17.2-2016的10大理由

這對(duì)于那些廣泛應(yīng)用柔性和剛?cè)嵩O(shè)計(jì)的電子產(chǎn)品的設(shè)計(jì)者來說是好事。Allegro 17.2-2016版本實(shí)現(xiàn)了柔性和剛?cè)峤Y(jié)合板設(shè)計(jì)的多項(xiàng)新功能,可以最大限度地減少MCAD的迭代,并降低柔性和剛?cè)嵩O(shè)計(jì)的總體成本。

設(shè)計(jì)周期短? 異地分散辦公,需要同時(shí)參與同一個(gè)項(xiàng)目? 有了Allegro 17.2-2016的協(xié)同設(shè)計(jì)功能,你們可以同步進(jìn)行同一個(gè)設(shè)計(jì)。多個(gè)設(shè)計(jì)者同時(shí)連接到一個(gè)通用的Allegro PCB數(shù)據(jù)庫,他們可以輕松地同時(shí)開展設(shè)計(jì),所有成員都可以實(shí)時(shí)查看任意團(tuán)隊(duì)成員所做的任何更改。 新的Allegro協(xié)同設(shè)計(jì)功能可以將高密高復(fù)雜PCB的走線時(shí)間縮短約80%。

新的焊盤編輯器通過現(xiàn)代易用的圖像界面創(chuàng)建焊盤,大大提高您的設(shè)計(jì)效率。向?qū)问降墓ぷ鞣椒梢暂p松地定義焊盤及其所需屬性。 新的編輯器提供了許多新形狀的焊盤,使復(fù)雜焊盤的設(shè)計(jì)變得更簡單。 有了這個(gè)版本,用戶可以創(chuàng)建一些新形狀的焊盤,例如甜甜圈形狀,圓角矩形或倒角矩形。 這些焊盤不僅容易創(chuàng)建,還使設(shè)計(jì)過程的其余部分更加順暢。 17.2 焊盤還可以把走線禁布區(qū)作為其定義的一部分,能夠根據(jù)焊盤結(jié)構(gòu)進(jìn)行控制,可以控制每一層上或延伸到開始/結(jié)束層之外的相鄰層上進(jìn)行控制。

4

在行業(yè)中領(lǐng)先的背鉆能力 – 輕松找到有背鉆標(biāo)記的通孔

Allegro PCB Designer是多年前第一個(gè)支持背鉆能力的工具。 根據(jù)客戶反饋,我們?yōu)闃?biāo)記為背鉆的孔增強(qiáng)了設(shè)計(jì)規(guī)則,使設(shè)計(jì)過程更加高效。 另外,為了避免引入新的問題,我們給那些需要背鉆的孔提供了更好的可視化效果。

5

新的層疊編輯器 – 簡化層疊相關(guān)的規(guī)則和設(shè)置

新的層疊編輯器提供了所有功能的設(shè)置,如按區(qū)域設(shè)置層疊,動(dòng)態(tài)處理未使用的焊盤和埋入式元器件設(shè)計(jì)。 定義層疊特征時(shí),可堆疊窗口中顯示堆疊結(jié)構(gòu)的動(dòng)態(tài)圖形。 層疊圖形中包括設(shè)置和顯示反鉆方向的功能。 網(wǎng)格編輯功能允許您添加圖層對(duì)或用戶定義的圖層數(shù)量。 其他增強(qiáng)功能包括將材料字符長度從19增加到250,正/負(fù)片層容差支持,過孔標(biāo)記優(yōu)化,能控制層及其值的編輯,以及支持頂層/底層以上的未命名電介質(zhì)層。

6

平滑的弧形走線節(jié)省了在柔板設(shè)計(jì)的走線設(shè)計(jì)時(shí)間

無論您是做柔性、剛?cè)峄騽傂?/span>PCB,Allegro PCB編輯器的布線功能都增強(qiáng)了。增強(qiáng)的布線方式通過更有效的方法為用戶提升效率。 它引入了一個(gè)簡單的基于canvas的雙狀態(tài)點(diǎn)擊使用模型,也可以推擠現(xiàn)有的連接線。 非輪廓和輪廓走線之間的轉(zhuǎn)換也很平滑。 你必須自己嘗試一下它的易用性。

7

梯形凸塊布線 – 控制關(guān)鍵信號(hào)的阻抗和串?dāng)_,特別是BGA區(qū)域

在引腳數(shù)量龐大、引腳間距小的器件區(qū)域,線寬被迫變小。 這意味著單端和差分對(duì)信號(hào)必須通過引腳區(qū)域曲折引出,有時(shí)還是弧形的。 更糟糕的是,平面層引腳區(qū)域都是void,使得阻抗不可控制。 升級(jí)到Allegro 17.2-2016,將有新的方法來控制這些區(qū)域的信號(hào)阻抗。 您可以通過在并行走線上添加梯形形狀來控制阻抗,提供數(shù)量設(shè)置和間距設(shè)置,在編輯走線時(shí)可編輯刪除梯形方塊。

8

信號(hào)完整性設(shè)計(jì)也更好 – 通過Allegro PCB編輯器中的 “Sigrity verified” 自定義回流路徑

Allegro 16.6-2015引入六種新的回流孔。 借助Allegro 17.2-2016版本,您可以結(jié)合預(yù)先驗(yàn)證過的回流結(jié)構(gòu)使用,以節(jié)省布局布線設(shè)計(jì)的時(shí)間,避免后仿真時(shí)返工。

9

新設(shè)計(jì)規(guī)則檢查

與以前的版本一樣,我們繼續(xù)加強(qiáng)Allegro PCB編輯器中的設(shè)計(jì)規(guī)則。 除了背鉆規(guī)則及柔性、剛?cè)岚宓膬?nèi)層檢查規(guī)則外,我們還增加了新的drill DRC以及四個(gè)銳角檢測規(guī)則。 對(duì)于drill DRC,您可能還記得,幾個(gè)版本之前,Allegro PCB Editor啟用了動(dòng)態(tài)控制焊盤功能。當(dāng)時(shí),我們還引入了一個(gè)新的DRC “hole to other objects”。與動(dòng)態(tài)焊盤抑制相關(guān)的DRC僅在焊盤被標(biāo)記為抑制時(shí),才被激活。在此版本中,Allegro PCB編輯器允許您在具有焊盤的孔上啟用基于鉆頭的DRC – 您可以針對(duì)不需要抑制焊盤的對(duì)象設(shè)置和檢查DRC。 對(duì)于基于角度的規(guī)則,我們添加了這四個(gè)新規(guī)則 – 最小shape邊緣到邊緣、最小線到焊盤、最小線到角度和最小線對(duì)角度。

10

易于使用的改進(jìn)

讓Allegro PCB編輯器易用是我們持續(xù)關(guān)注的焦點(diǎn)。 在Allegro 17.2-2016版本中,我們?cè)鰪?qiáng)了幾項(xiàng)功能,以減少您設(shè)計(jì)PCB的時(shí)間,減少鼠標(biāo)點(diǎn)擊次數(shù),并提高自定義功能。 現(xiàn)在,您可以將自定義命令添加到工具欄,而顯示面板現(xiàn)在允許設(shè)計(jì)人員更快更有效地控制圖層內(nèi)容。 Allegro約束管理器也有一些改進(jìn)。

為了幫助您更詳細(xì)地了解Allegro 17.2-2016版本中的這些新功能,以及如何從中受益,我們將推出這個(gè)文章系列 – 升級(jí)到Allegro 17.2-2016發(fā)行版的10大理由。 在這篇文章后續(xù),我們將深入了解更多關(guān)于十大原因的細(xì)節(jié)。