pcb 4層板到12層板層疊設(shè)計案例

2017-10-16 by:CAE仿真在線來源:互聯(lián)網(wǎng)

本系列很多文章都是鏈接與引用,說明不少問題之前就談過了,所以后面就可以輕松一點。最后再索引一篇文章,講清楚和層疊設(shè)計相關(guān)的另一個很重要的知識點– 信號跨分割問題:

SI與EMI(二)小陳帶你看看跨分割的影響

然后再節(jié)選一下本期話題的網(wǎng)友精彩回復(fù):

層疊設(shè)計流程及信號回流與參考平面

24~12層板層疊設(shè)計討論

還是偷懶一下吧,引用《Cadence印刷電路板設(shè)計:Allegro PCB Editor設(shè)計指南(第2版)》這本書的層疊設(shè)計章節(jié):

層疊建議:優(yōu)選方案一(見圖1)。

方案一為常見四層PCB的主選層設(shè)置方案。

方案二適用于主要元器件在BOTTOM布局或關(guān)鍵信號底層布線的情況;一般情況限制使用。

方案三適用于元器件以插件為主的PCB,常?？紤]電源在布線層S2中實現(xiàn),BOTTOM層為地平面,進而構(gòu)成屏蔽腔體。

圖1 四層板的層疊方案

層疊建議:優(yōu)選方案三,可用方案一,備用方案二、四(見圖2)。

圖2 六層板的層疊方案

對于六層板,優(yōu)先考慮方案三,優(yōu)先布線S1層。增大S1和PWR1之間的間距,縮小PWR1和GND2之間的間距,以減小電源平面的阻抗。

在數(shù)碼消費等對成本要求較高的時候,常采用方案一,優(yōu)先布線S1層。

與方案一相比,方案二保證了電源、地平面相鄰,減少電源阻抗,但所有走線全部裸露在外,只有S1才有較好的參考平面;不推薦使用。但在埋盲孔設(shè)計時,優(yōu)先采用此方案。

對于局部、少量信號要求較高的場合,方案四比方案三更適合,它能提供極佳的布線層S1。

層疊建議:推薦方案一、方案二(見圖3)。

圖3 十層板的層疊方案

對于單一電源層的情況,首先考慮方案一。層疊設(shè)置時,加大S1~S2、S3~S4的間距控制串?dāng)_。

對于需要兩電源層的情況,首先考慮方案二。層疊設(shè)置時,加大S1~S2、S3~S4的間距控制串?dāng)_。

方案五EMC效果較佳,但與方案四比,犧牲一個布線層;在成本要求不高、EMC指標(biāo)要求較高且必須雙電源層的核心單板,建議采用此種方案;優(yōu)先布線層S1、S2。

層疊建議:推薦方案一、方案三(見圖4)。

圖4 十二層板的層疊方案

轉(zhuǎn)自:一博科技高速先生文 | bruce

開放分享：優(yōu)質(zhì)有限元技術(shù)文章,助你自學(xué)成才

編輯