DDR的前世與今生(二)
2016-12-20 by:CAE仿真在線 來源:互聯(lián)網(wǎng)
SDRAM與DDR SDRAM
SDRAM是比較久遠(yuǎn)的事情了,但我們一說到它肯定不會和DDR混淆,我們通常理解的SDRAM其實是SDR SDRAM,為SDRAM的第一代,而DDR1則為第二代,乃至到我們現(xiàn)在使用的DDR4,其實為第五代SDRAM,在此需要澄清一下。以示區(qū)別,后續(xù)文章里面用SDR來特指SDR SDRAM,而DDR就特指DDR SDRAM了。
就像很多人回復(fù)的一樣,他們的本質(zhì)區(qū)別就是周期操作方式(也稱時鐘采樣)的差異,這就導(dǎo)致后面設(shè)計上很大的不同。SDR都是“單數(shù)據(jù)傳輸模式”,這種內(nèi)存的特性是在一個內(nèi)存時鐘周期中,在一個波形上升沿時進行一次操作(讀或?qū)?,而DDR則引用了一些新的設(shè)計及技術(shù),其在一個內(nèi)存時鐘周期中,在波形上升沿時進行一次操作,在方波的下降沿時也做一次操作,相當(dāng)于在一個時鐘周期中,DDR則可以完成SDR兩個周期才能完成的任務(wù),所以理論上同速率的DDR內(nèi)存與SDR內(nèi)存相比,性能要超出一倍,可以簡單理解為100MHZ DDR=200MHZ SDR。
至于SDR在設(shè)計上等長應(yīng)該如何考慮,我想這個可能是大家最感興趣的問題了,雖然SDR的應(yīng)用已經(jīng)不多了,但還是經(jīng)常有人會來問我們,下面采用個人覺得比較好的上期文章的答復(fù)給大家也來個參考。
二羔子網(wǎng)友說:“雖然都叫同步動態(tài)隨機存儲器,但是在技術(shù)上有很大差別,sdram屬于第一代ram,ddr-sdram屬于第二代ram,運用的是double data rate和預(yù)存取技術(shù),傳輸速率是第一代的兩倍以上。在layout時,sdram甚至不用做等長,高性能要求除外?!?
山水江南網(wǎng)友說:“Sdram是共同時鐘同步,數(shù)據(jù)和時鐘信號不用等長,但有最長的要求,所以走線盡可能的短?!?
還有其他的一些網(wǎng)友也有類似的觀點,我們比較同意這種說法,正常來說如果SDR頻率在100MHz以下,等長范圍可以較大,相對來講都可以不用刻意去控了,而如果頻率超過100MHz以上,在PCB設(shè)計上就需要特別注意了,可以通過一個準(zhǔn)確的時序仿真來計算等長,我們的經(jīng)驗法則是盡量控制所有信號的長度,在可控的情況下最好是長度不超過3inch。這個在高速先生前期的文章時序設(shè)計里面有說到,在此就不再解釋了。
好了,現(xiàn)在正式回到我們的DDR時代,如下圖一是SDR到DDR4的近似發(fā)展路線及速率圖。
圖一 DDR發(fā)展路線及速率圖
內(nèi)存的傳輸速度得以快速提升,除了芯片制造工藝的進步之外,關(guān)鍵的技術(shù)就是雙倍數(shù)據(jù)速率以及預(yù)存取。實際上內(nèi)存的內(nèi)核頻率基本上是保持一致的,都是100MHz到200MHz之間。一般認(rèn)為200MHz的內(nèi)存內(nèi)核頻率是當(dāng)前技術(shù)的極限(超頻除外)。DDR技術(shù)使數(shù)據(jù)傳輸速度提升了一倍,如圖二所示, DDR在時鐘信號上、下邊沿同時采樣數(shù)據(jù)。這樣如果同樣是200MHz的時鐘,DDR可以達(dá)到400Mb/s的數(shù)據(jù)傳輸速度。
圖二 DDR的時序
預(yù)存取技術(shù)則有效提升了芯片內(nèi)部的數(shù)據(jù)傳輸速度。預(yù)存取(Prefetch)增加了DDR存儲陣列的位寬,如圖三所示是DDR2和DDR3的預(yù)存取過程,可以看到,因為預(yù)存取從4比特提升到了8比特,所以相同的總線頻率和數(shù)據(jù)率下,DDR3的核心頻率是DDR2的一半。核心頻率降低,可以減小功耗,減少發(fā)熱量,提升內(nèi)存工作穩(wěn)定性。而同樣的內(nèi)存核心頻率下,DDR3的總線頻率和數(shù)據(jù)率是DDR2的一倍。
圖三 DDR2和DDR3的預(yù)存取過程
相關(guān)標(biāo)簽搜索:DDR的前世與今生(二) HFSS電磁分析培訓(xùn) HFSS培訓(xùn)課程 HFSS技術(shù)教程 HFSS無線電仿真 HFSS電磁場仿真 HFSS學(xué)習(xí) HFSS視頻教程 天線基礎(chǔ)知識 HFSS代做 天線代做 Fluent、CFX流體分析 HFSS電磁分析