搜索DDR3 里 REF CA 和VDD之間接電容，有何作用？/PCB上定位孔,如何接地？
2016-11-07 by:CAE仿真在線 來源:互聯(lián)網(wǎng)
本文轉(zhuǎn)載自:微信群"SI-list 中國【2】"聊天記錄如下:
作者:邵鵬、Sandy、vivianwu 、聯(lián)想win 、Nevdia劉旭升、喬健、荊棘鳥、李黎明、沈云峰、joy
Sandy 下午3:46
請教個問題
Sandy 下午3:46
DDR3 里 REF CA 和VDD之間接電容,有什么用?麻煩大家了
Sandy 下午3:46
win 下午3:50
@Sandy PCB設(shè)計?這個不用吧,這個電壓不是ddr電壓分壓得到嗎
Sandy 下午3:53
@win 是分壓得到的,但通過電容接VDD這個電路也有,我還對比了Jedec上的公版,也有這些電容
vivianwu 下午3:54
vref_ddrca : addresss/ctrl/cmd reference voltage
vivianwu 下午3:55
jedec sch 也有畫出來
Sandy 下午3:55
嗯,不理解是啥作用
vivianwu 下午3:56
vref_ddrca : addresss/ctrl/cmd reference voltage
Sandy 下午3:56
vref_ddrca 通過電容接VDD是啥作用
黃躍輝 下午3:57
是有點奇怪,如果是濾波為什么不直接接地呢
vivianwu 下午3:57
vref_ddrca 通過電容接VDD是啥作用 這要問專業(yè)的 我不是 [流淚]
win 下午3:58
我們沒接,好像沒發(fā)現(xiàn)什么問題
Sandy 下午3:58
嗯,Memory Down 的圖才能看到,接DDR插槽的看不到這個電路
PCB-Kevin 下午3:59
哪位有Intel芯片代理商的聯(lián)系方式?求。。。
win 下午3:59
我們不是做memory的
李yongyao 下午4:03
跨接幾個電容,能保證ref跟隨住vdd
vivianwu 下午4:03
[強]
黃躍輝 下午4:04
醬紫
Sandy 下午4:04
為什么 ref DQ 就沒有
李yongyao 下午4:06
@Sandy PCB設(shè)計?這個問題很好,為什么呢?
Sandy 下午4:07
我暈,我覺的和電壓容限有關(guān)系,但只是我猜的
win 下午4:08
@Sandy PCB設(shè)計?你說的memory down 是什么意思?科普一下
vivianwu 下午4:09
memory on board?
Sandy 下午4:09
是
Sandy 下午4:10
把顆粒直接做到板子上,而不是通過Solt接,Intel 這么叫
win 下午4:10
噢,我們直接在板上的也沒有這幾個電容
win 下午4:11
你這個圖哪兒來的?去問設(shè)計人員
Sandy 下午4:11
大師 liyy 已經(jīng)給了答案
win 下午4:12
不明白怎么跟隨法?本來就是vdd分壓來的,已經(jīng)跟隨vdd變化了
Sandy 下午4:12
求 liyy 不吝賜教
Sandy 下午4:12
應(yīng)該是指電壓波動的時候
黃躍輝 下午4:13
直流才是電阻分壓,交流就不是了吧
Sandy 下午4:14
不是,應(yīng)該是指VDD波動的時候,ref 跟隨,微小的幅度
Sandy 下午4:14
我猜的
win 下午4:16
電阻分壓,有紋波一樣反應(yīng)到下面的吧?你找個測一下就知道了
Sandy 下午4:17
我只是這樣理解的
vivianwu 下午4:18
vivianwu 下午4:19
Understanding DDR3 VrefDQ and VrefCA signal waveform.pdf 三星
Sandy 下午4:19
@vivianwu0317 [強]
黃躍輝 下午4:20
原來vrefca是以vddq做參考的
塞中 下午4:20
我的電源去耦電容優(yōu)化optimizePI能仿真但沒結(jié)果錯在哪里?
win 下午4:21
去耦就對了,這個vrefca參考vdd是怎么來的
win 下午4:23
@黃躍輝?這句話怎么來的?芯片內(nèi)部設(shè)計?二者參考不同?
塞中 下午4:23
電源平面對地的去耦
李yongyao 下午4:23
@Sandy PCB設(shè)計?vivian給出了很好的說明。vrefdq和gnd之間也有電容
Sandy 下午4:23
是 Vref DQ是接VSS的
Sandy 下午4:24
多謝vivian
黃躍輝 下午4:24
具體我也不太清楚,但是寫的的確是在vref和相應(yīng)的參考之間加濾波電容
vivianwu 下午4:25
應(yīng)該感謝你 你不問 我也不知道 只知道 DDR3 有vreff_ca and vreff_dq 沒去想用途
黃躍輝 下午4:25
比如Vref DQ的參考室VSS
win 下午4:26
為什么vddca和地之間沒有加電容
Sandy 下午4:27
@vivianwu0317 我原本以為 SCH錯了呢,再對Jedec才發(fā)現(xiàn)的
win 下午4:28
這個是不是和芯片內(nèi)部參考面怎么設(shè)計的有關(guān)
黃躍輝 下午4:28
我覺得是
黃躍輝 下午4:28
vddca可能是以vddq做參考的
win 下午4:29
dimm卡也有這個要求的,我知道是去耦,不知道為什么
李yongyao 下午4:29
@win?你說的很對。不是所有的設(shè)計都需要這樣
win 下午4:30
vivianwu 下午4:31
[強]
win 下午4:31
dimm卡也有這個要求,我感覺和芯片內(nèi)部參考面分布來的
Sandy 下午4:33
是指顆粒內(nèi)部設(shè)計?
Sandy 下午4:34
DDR 顆粒內(nèi)部 ref 參考哪個平面,就和哪個平面退耦?
win 下午4:34
我感覺是
win 下午4:34
不知道有大牛懂嗎
Sandy 下午4:35
讓我想起部分設(shè)計 CA 是參考 VDD的,而DQ都是VSS
Sandy 下午4:36
@liyy 是指顆粒內(nèi)部參考平面嗎?
李yongyao 下午4:41
和ddr顆粒內(nèi)部參考平面有關(guān)。但更主要的是因為cpu內(nèi)部參考平面,ddr顆粒是跟隨cpu走的
win 下午4:46
對,我覺得這個應(yīng)該最初出自英特爾,
Colin 下午4:48
@liyy?[強]大師分析的有道理
Sandy 下午4:50
@liyy 哦
Colin 下午4:52
如果芯片內(nèi)部信號線參考電源 那PCB上最好也參考電源
Sandy 下午4:52
哦
李黎明 下午4:59
還有一個作用大家沒談到,電容跨接在兩個電源平面上,可以為參考這個平面的信號線提供最短的回流路徑,這些電容的擺放地點在layout時須注意!
Sandy 下午5:08
不是指電源平面,是指CA和DQ的參考電壓
Sandy 下午5:08
ref_CA、ref_DQ
win 下午5:12
突然想到另一個問題,cpu那端也有vrefca和vrefdq嗎?cpu那邊應(yīng)該不是分開的吧?
nevdie劉旭升 下午9:06
CA參考VDDQ是出于DIMM條考慮,CA信號處于DIMM條的中間,只有VDDQ pin提供參考。所以INTEL DIMM條的設(shè)計要求CA參考VDDQ,VDDQ與REFCA間的電容起跟隨作用。DQ信號參考GND,VREFDQ與GND跨接電容就能起到跟隨作用了。
win 下午9:15
@nevdie劉旭升?非dimm條的設(shè)計也要這樣做的原因是什么
nevdie劉旭升 下午9:21
on board 我理解如果參考GND,加對GND的就可以了,但看過有設(shè)計是對GND和VDDQ都同時加電容的。
win 下午9:24
看樣子又說不清了,別人memory on board也是這樣設(shè)計,,,,大家說的都有點道理好像
邵鵬 下午10:05
關(guān)于DDR要求CAC參考VDD,DQ參考Gnd,是歷史遺留問題。在最初設(shè)計DDR時(96年),芯片設(shè)計能力沒有現(xiàn)在強,為了盡量減少芯片管腳,就強行規(guī)定CAC信號參考Vdd,這樣有效地減少了Gnd管腳。隨著技術(shù)發(fā)展,芯片封裝尺寸越來越大,而且芯片內(nèi)部電容也大量增加。實際上,現(xiàn)在對CAC信號要求參考Vdd已經(jīng)沒有實際意義,是Intel的設(shè)計習(xí)慣遺留。所以,現(xiàn)在的設(shè)計中參考什么都可以。
邵鵬 下午10:08
DDR4里面的VrefDQ和VrefCA又是另外一個問題,是因為CAC和DQ信號的驅(qū)動邏輯不一樣。計劃中等有時間我會寫一個關(guān)于DDR的文章,把關(guān)于DDR設(shè)計中的一些疑問和一些誤解全面解釋一下。
喬健 上午11:50
大俠們,請教個問題
喬健 上午11:53
PCB上定位孔,直接接到板子上的地好?還是通過一個電容單點接地好呢?
胡 上午11:54
這是個經(jīng)典問題,關(guān)注[呲牙]
荊棘鳥 上午11:55
見過直接的,也講過串電容的
荊棘鳥 上午11:55
貌似后者好一些
李黎明 下午12:21
@喬健?這個問題不錯?你自己有什么看法,還有你產(chǎn)品的使用環(huán)境,要過的標(biāo)準(zhǔn)是什么?
沈云峰 下午12:24
我遇到串電容輻射超標(biāo)的
沈云峰 下午12:24
后來沒辦法,用電阻
喬健 下午12:55
我之前遇到一個項目,定位孔是懸著的.冬天,手一碰設(shè)備重啟!靜電問題
喬健 下午12:56
解決辦法,地和定位空通過一個0.1電容連接
喬健 下午12:56
現(xiàn)在的設(shè)計定位孔全接地
喬健 下午12:57
靜電都能過~
喬健 下午12:57
但不知道哪種方式更好~沒找到評估的好辦法
colordog 下午1:02
我的建議是直接連,但最關(guān)鍵的是保持一致
joy 下午1:04
@喬健?定位孔指的是固定螺釘?shù)目讍?
喬健 下午1:09
@joy?對
喬健 下午1:10
@joy?有研究過兩種方式區(qū)別么?
joy 下午1:19
從我們的產(chǎn)品應(yīng)用及EMC考慮,直接接地比較好
joy 下午1:19
但部分通訊的,規(guī)范交通類用的,是需要用電容隔離的
joy 下午1:20
軌道交通
梁駿 下午1:22
我有一個項目,機殼地與PCB地不串大電阻會干擾HDMI,引起電視機短時黑屏
joy 下午1:26
你HDMI的外殼是接機殼地還是PCB的GND,不同產(chǎn)品形態(tài)確實都有可能有獨特的情況
李黎明 下午1:35
有個共性,產(chǎn)品上的地是要接在一起的!在這個前提條件下,抗靜電,雷擊,防止外部噪聲入侵產(chǎn)品地平面,導(dǎo)致系統(tǒng)噪聲過大,內(nèi)部接地不好會導(dǎo)致產(chǎn)品emi輻射嚴重.
李黎明 下午1:39
有個極端例子,某通信戶外產(chǎn)品,機箱上面只有一個螺絲孔(星月孔)這個好像被hw申請了專利,接在pcb的pgnd上,并且這顆螺絲的位置是在遠離最容易尖端放點的位置.
李黎明 下午1:42
如果硬要串分立器件,個人不建議用電容
荊棘鳥 下午1:46
如何是好?
李黎明 下午1:48
個人見解,拋磚引玉……
李黎明 下午1:50
喬健 下午1:59
好滴~謝謝
喬健 下午3:14
@joy?軌道交通如果不加電容會發(fā)生什么問題?
joy 下午3:19
軌道交通,我們設(shè)備的外殼與列車外殼導(dǎo)通,在列車辮子通電時(具體術(shù)語忘記了),會有很大干擾通過地外殼,這種就有可能影響到設(shè)備內(nèi)部數(shù)字電路。
Kate 下午3:34
@joy?信號地和外殼地直接分開呢?螺絲孔直接用npth這樣。
喬健 下午4:18
相關(guān)標(biāo)簽搜索：DDR3 里 REF CA 和VDD之間接電容，有何作用？/PCB上定位孔,如何接地？ HFSS電磁分析培訓(xùn) HFSS培訓(xùn)課程 HFSS技術(shù)教程 HFSS無線電仿真 HFSS電磁場仿真 HFSS學(xué)習(xí) HFSS視頻教程 天線基礎(chǔ)知識 HFSS代做 天線代做 Fluent、CFX流體分析 HFSS電磁分析
